

(19) 世界知的所有権機関  
国際事務局



(43) 国際公開日  
2005 年 6 月 30 日 (30.06.2005)

PCT


(10) 国際公開番号  
WO 2005/060082 A1

- (51) 国際特許分類: H02M 7/48  
(21) 国際出願番号: PCT/JP2004/018732  
(22) 国際出願日: 2004 年 12 月 15 日 (15.12.2004)  
(25) 国際出願の言語: 日本語  
(26) 国際公開の言語: 日本語  
(30) 優先権データ:  
特願 2003-418283  
2003 年 12 月 16 日 (16.12.2003) JP  
(71) 出願人 (米国を除く全ての指定国について): ダイキン工業株式会社 (DAIKIN INDUSTRIES, LTD.) [JP/JP]; 〒5308323 大阪府大阪市北区中崎西 2 丁目 4 番 1 2 号 梅田センタービル Osaka (JP).  
(72) 発明者; および  
(75) 発明者/出願人 (米国についてのみ): 前田 敏行 (MAEDA, Toshiyuki) [JP/JP]; 〒5250044 滋賀県草津市岡本町字大谷 1 0 0 0 番地の 2 株式会社ダイキン空調技術研究所内 Shiga (JP). 巴 正信 (TOMOE, Masanobu) [JP/JP]; 〒5250044 滋賀県草津市岡本町字大谷 1 0 0 0 番地の 2 株式会社ダイキン空調技術研究所内 Shiga (JP).  
(74) 代理人: 吉田 茂明, 外 (YOSHIDA, Shigeaki et al.); 〒5400001 大阪府大阪市中央区城見 1 丁目 4 番 7 0 号 住友生命 O B P プラザビル 1 0 階 Osaka (JP).  
(81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM,

[続葉有]

(54) Title: CURRENT SUPPLY CIRCUIT, MULTI-PHASE DRIVE CIRCUIT, CURRENT SUPPLY CIRCUIT DESIGN METHOD

(54) 発明の名称: 電流供給回路、多相駆動回路、電流供給回路設計方法



(57) Abstract: It is possible to reduce the loss in a current supply circuit including an inverter having a switching element. The dynamic loss of the IGBT element including a free wheel diode is proportional to the product of a turn-on loss and a switching frequency while the static loss is proportional to the product of a current flowing to the IGBT element and a saturation voltage between the collector and emitter. Even if the resistance of the IGBT element is increased by twice, the saturation voltage between the collector and the emitter is not increased by twice. Accordingly, the voltage and current given to the load are multiplied by 2 and 1/2, respectively, so that the powers given to the load are identical. Moreover, it is possible to reduce the static loss even if the dynamic losses are identical.

(57) 要約: スイッチング素子を有するインバータを含む電流供給回路での損失を低減する。フリーホイールダイオードを含む I G B T 素子の動損失はターンオン損失と

[続葉有]



WO 2005/060082 A1



DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

IE, IS, IT, LT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

添付公開書類:

- 国際調査報告書
- 請求の範囲の補正の期限前の公開であり、補正書受領の際には再公開される。

(84) 指定国 (表示のない限り、全ての種類の広域保護が可能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU,

2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

スイッチング周波数との積に比例し、静損失は IGBT 素子に流れる電流と、そのコレクタ・エミッタ間の飽和電圧との積に比例する。 IGBT 素子の耐圧を 2 倍にしてもコレクタ・エミッタ間の飽和電圧は 2 倍に達しない。よって負荷に与える電圧及び電流をそれぞれ 2 倍、1/2 倍にして負荷に与える電力を等しくし、また動損失を等しくしつつも、静損失を小さくすることができる。

## 明 細 書

電流供給回路、多相駆動回路、電流供給回路設計方法

技術分野

[0001] この発明は多相電流を供給する技術に関する。

背景技術

[0002] 図12は従来の電流供給技術を例示する回路図である。単相200V電源の交流電源1から実効値200Vの交流電圧が印加されたダイオードブリッジ21は全波整流を行って、平滑回路31を介してインバータ41に直流電圧Vdcを与える。インバータ41は、各相毎に耐圧600VのIGBT (Insulated Gate Bipolar Transistor) 素子の2つの直列接続を有し、当該直列接続の接続点から各相毎の交流電流を三相モータM1へと出力する。

[0003] インバータ41での損失を抑えるため、各IGBT素子のターンオン損失及びコレクタ・エミッタ間の飽和電圧を低減することが望まれている。これらの特性値はそれぞれIGBT素子の動損失及び静損失に影響を与えるからである。

[0004] 一方、IGBT素子の微細構造の改善が世代の相違として分類されている。図13は第三世代、第四世代、第五世代のIGBT素子のうち、耐圧が600Vであるもののターンオン損失及びコレクタ・エミッタ間の飽和電圧Vce(sat)の関係を、それぞれグラフL3, L4, L5を以て示す。但しターンオン損失はパルス数及び電流で規格化して示している。世代が進むに連れ、両特性値間のトレードオフは存在するものの、両特性値は減少していることが解る。

[0005] なお、このように世代が相違したIGBT素子の特性は例えば非特許文献1乃至3に示されており、ターンオン損失及びコレクタ・エミッタ間の飽和電圧に基づいたIGBT素子のターンオン損失については非特許文献4がある。また、空調機や冷却装置に用いられるモータの制御技術について特許文献1がある。またインバータ部とコンバータ部とをモジュール化する技術について特許文献2がある。

[0006] 非特許文献1: 森敏「最新のIPM化技術とその適用例」、パワーエレクトロニクス研究会第13回専門講習会テキスト、第38頁(1998)

非特許文献2:岩室憲幸、宮坂忠志、積康和「UシリーズIGBTモジュールの技術革新」、富士時報vol.75, No10, p555 (2002)

非特許文献3: Junji Yamada, et al., "Low Turn-off Switching Energy 1200V IGBT Module" [online]、IEEE、[平成15年10月8日検索]、インターネット<URL: [http://www.ineltron.de/english/Low\\_turn\\_off\\_5th\\_genIGBT.pdf](http://www.ineltron.de/english/Low_turn_off_5th_genIGBT.pdf)>

非特許文献4: 「三菱パワーモジュールMOS活用の手引き」第46頁、[online]、三菱電機、[平成15年10月8日検索]、インターネット<URL: <http://www.semicon.melco.co.jp/semicon/html/pdf/ka0350a3.pdf>>

特許文献1: 特開昭60-249895号公報

特許文献2: 特開2003-143871号公報

### 発明の開示

- [0007] しかし、新たな世代のIGBT素子の登場を待つまでもなく、各IGBT素子における損失を低減することの要求があることはもちろんである。
- [0008] 本発明はかかる要求に鑑み、IGBT素子を有するインバータを含む電流供給回路での損失を低減する技術を提供することを目的としている。
- [0009] この発明にかかる電流供給回路は、交流200V系電源(1)に接続される倍電圧整流回路(22)と、各相毎に耐圧1200Vのスイッチング素子の2つの直列接続を有し、当該直列接続の接続点から各相毎の交流電流を出力する多相インバータ回路(42)とを備える。
- [0010] 例えば前記スイッチング素子はIGBT素子である。
- [0011] 望ましくは、前記倍電圧整流回路と前記多相インバータ回路とはモジュール化される。
- [0012] この発明にかかる多相駆動回路は、この発明にかかる電流供給回路と、前記多相インバータ回路から電流が供給される多相400V用モータ(M2)とを備える。
- [0013] この発明にかかる電流供給回路設計方法は、所定の実効値電圧の交流電圧を入力して、多相の交流電流を所定の定格電力の多相負荷(M2)に出力する電流供給回路(22, 32, 42)を設計する方法である。前記電流供給回路は、各相毎にスイッチング素子の2つの直列接続を有し、当該直列接続の接続点から各相毎の前記交流

電流を出力する多相インバータ回路(42)を備える。

- [0014] そして当該方法の第1の態様では、(a)前記多相負荷の前記定格電力を前記実効値電圧の2倍の電圧値で除して得られる電流値を前記多相インバータ回路の定格電流値として設定するステップ(S21)と、(b)前記交流電圧を全波整流して得られる直流電圧が前記多相インバータ回路に入力する場合に前記スイッチング素子に要求される第1の耐圧の2倍の第2の耐圧を有する前記スイッチング素子を、前記定格電流値に基づいて選定するステップ(S25)とを備える。
- [0015] 例えば前記所定の実効値電圧の交流電圧は単相であり、前記電流供給回路は、前記所定の実効値電圧の交流電圧を倍電圧整流して前記多相インバータ回路(42)に出力する倍電圧整流回路(22)を更に備える。
- [0016] また例えばスイッチング素子はIGBT素子である。
- [0017] この発明にかかる電流供給回路設計方法の第2の態様は、第1の態様にかかる電流供給回路設計方法であって、前記ステップ(b)において、前記インバータのスイッチング周波数( $f_{sw}$ )が高いほど、前記定格電流値におけるターンオン損失( $E_{sw(on)}$ )が低い範囲において前記スイッチング素子が選定される。
- [0018] この発明にかかる電流供給回路設計方法の第3の態様は、第2の態様にかかる電流供給回路設計方法であって、前記ステップ(b)が(b-1)前記スイッチング素子について要求される動損失( $P_{sw}$ )と前記インバータのスイッチング周波数( $f_{sw}$ )とに基づいてターンオン損失( $E_{sw(on)} = E_{sw} / 2$ )を設定するステップと、(b-2)前記第2の耐圧を有し、前記定格電流値において前記ステップ(b-1)で設定された前記ターンオン損失とほぼ等しいターンオン損失を与える前記スイッチング素子を選定するステップとを有する。
- [0019] 例えば前記スイッチング素子はIGBT素子であって、前記ステップ(b)において、前記第1の耐圧を有する前記IGBT素子の定格電流値におけるターンオン損失( $E_L$ )に対する、前記第2の耐圧を有する前記IGBT素子の定格電流値におけるターンオン損失の増分( $\Delta E_{sw}$ )を除数とし、前記第1の耐圧を有する前記IGBT素子の飽和電圧( $V_L$ )から当該飽和電圧に対する前記第2の耐圧を有する前記IGBT素子の飽和電圧の増分( $\Delta V_{ce}$ )を引いた値( $V_L - \Delta V_{ce}$ )と、前記インバータの出力電流を正

弦波に換算した最大値 ( $I_{cp}$ ) と、 $(\pi/16)$  との積を被除数とし、前記被除数を前記除数で除して得られる結果よりも、前記インバータのスイッチング周波数 ( $f_{sw}$ ) が低い領域において、前記第2の耐圧を有する前記IGBT素子が選定される。

[0020] あるいは前記電流供給回路が前記所定の実効値電圧の交流電圧を倍電圧整流して前記多相インバータ回路 (42) に出力する倍電圧整流回路 (22) を更に備える場合において、前記スイッチング素子はIGBT素子であって、前記ステップ (b) において、前記第1の耐圧を有する前記IGBT素子の定格電流値におけるターンオン損失 ( $E_L$ ) に対する、前記第2の耐圧を有する前記IGBT素子の定格電流値におけるターンオン損失の増分 ( $\Delta E_{sw}$ ) の  $(2/\pi)$  倍を除数とし、前記第1の耐圧を有する前記IGBT素子の飽和電圧 ( $V_L$ ) から当該飽和電圧に対する前記第2の耐圧を有する前記IGBT素子の飽和電圧の増分 ( $\Delta V_{ce}$ ) を引いた値 ( $V_L - \Delta V_{ce}$ ) と、前記インバータの出力電流を正弦波に換算した最大値 ( $I_{cp}$ ) と、 $(1/8)$  との三者の積に対して、前記倍電圧整流回路 (22) が有するダイオード一つ分の損失 ( $P_d$ ) を加えた値 ( $P_d + (V_L - \Delta V_{ce}) \cdot I_{cp} / 8$ ) を被除数とし、前記被除数を前記除数で除して得られる結果よりも、前記インバータのスイッチング周波数 ( $f_{sw}$ ) が低い領域において、前記第2の耐圧を有する前記IGBT素子が選定される。

[0021] この発明にかかる電流供給回路設計方法の第4の態様は、第2の態様にかかる電流供給回路設計方法であって、前記インバータのスイッチング周波数 ( $f_{sw}$ ) が7kHz以下に設定される。

[0022] 望ましくは、第1乃至第4の態様にかかる電流供給回路設計方法において、前記所定の実効値電圧は200Vであり、前記第1の耐圧は600Vである。

[0023] 交流200V電源に基づいてインバータによって多相の交流電流を得る場合、この発明にかかる電流供給回路のように1200VのIGBT素子を採用することにより、損失を小さくすることができる。よってかかる電流供給回路を備える多相駆動回路においても損失を小さくすることができる。

[0024] 倍電圧整流回路と多相インバータ回路とをモジュール化することにより、両者の間の配線はその周囲から高い耐圧を以て絶縁される。

[0025] この発明にかかる電流供給回路の設計方法の第1の態様によれば、IGBT素子の

耐圧を2倍にすることにより多相負荷に印加される電圧を2倍にすることができる。しかも定格電流値を半分とすることにより多相負荷の定格電力を逸脱させることはない。更に、IGBT素子はその耐圧が2倍となっても、コレクタ・エミッタ間の飽和電圧は2倍には達しないので、IGBT素子が第1の耐圧を有している場合と比較して、第2の耐圧を有している場合は、動損失( $2E_{sw(on)} \cdot f_{sw} / \pi$ )が同じであっても静損失( $I_{cp} V_{ce(sat)} / 4$ )を低減するようにIGBTを選定することができる。

- [0026] この発明にかかる電流供給回路の設計方法の第2の態様によれば、IGBT素子の動損失( $2E_{sw(on)} \cdot f_{sw} / \pi$ )を低減することができる。
- [0027] IGBT素子はその耐圧が2倍となっても、コレクタ・エミッタ間の飽和電圧は2倍には達しない。よってこの発明にかかる電流供給回路設計方法の第3の態様によれば、IGBT素子が第1の耐圧を有している場合と比較して、第2の耐圧を有している場合は、動損失( $2E_{sw(on)} \cdot f_{sw} / \pi$ )がほぼ同じであっても静損失( $I_{cp} V_{ce(sat)} / 4$ )を低減できる。
- [0028] 現状のIGBT素子において、第1の耐圧を有するIGBT素子がステップ(a)で設定された定格電流値の2倍におけるターンオン損失よりも、第2の耐圧を有するIGBT素子がステップ(a)で設定された定格電流値におけるターンオン損失は $0.4 \text{ mJ} / \text{パルス}$ 以上大きくはならない。よってこの発明にかかる電流供給回路設計方法の第4の態様によれば、第1の耐圧を有するIGBTを採用する場合と比較して、第2の耐圧を有するIGBTを採用する場合は、動損失の増大分よりも静損失の低減分の方が大きく、IGBT素子の損失全体として低減される。
- [0029] この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。

#### 図面の簡単な説明

- [0030] [図1]耐圧が600V, 1200VであるIGBT素子のターンオン損失 $E_{sw(on)}$ と、コレクタ・エミッタ間の飽和電圧 $V_{ce(sat)}$ の関係を示すグラフである。
- [図2]高耐圧素子を採用した方が望ましい領域を示したグラフである。
- [図3]高耐圧素子を採用した方が望ましい領域を示したグラフである。
- [図4]高耐圧素子を採用した方が望ましい領域を示したグラフである。

[図5]高耐圧素子を採用した方が望ましい領域を示したグラフである。

[図6]本発明にかかる電流供給回路の設計方法を例示するフローチャートである。

[図7]本発明にかかるインバータを用いた電流供給技術を例示する回路図である。

[図8]三相倍電圧回路の構成を例示する回路図である。

[図9]モジュールの構造を示す断面図である。

[図10]本発明にかかる電流供給回路の設計方法を例示するフローチャートである。

[図11]高耐圧素子を採用した方が望ましい領域を示したグラフである。

[図12]従来の電流供給技術を例示する回路図である。

[図13]耐圧が600VであるIGBT素子のターンオン損失及びコレクタ・エミッタ間の飽和電圧 $V_{ce(sat)}$ の関係を示すグラフである。

発明を実施するための最良の形態

[0031] A:本発明の基本的な考え方.

実施の形態の詳細な説明に入る前に、本発明の基本的な考え方を説明する。もちろん、当該考え方も、本発明の一部である。

[0032] (A1)IGBT素子の損失.

上述の非特許文献4によれば、IGBT素子の本体の総損失PQは静損失PSSと動損失PSWとの和であって式(1)の関係がある。但し、静損失PSSと動損失PSWとは、式(2), (3)で示される。

[0033] [数1]

$$PQ = PSS + PSW \quad \cdots (1)$$

[0034] [数2]

$$\begin{aligned} PSS &= I_{cp} \cdot V_{ce(sat)} \cdot \frac{1}{2\pi} \int_0^{\pi} \sin^2 x \cdot \frac{1 + \sin(x + \theta) \cdot D}{2} dx \\ &= I_{cp} \cdot V_{ce(sat)} \cdot \left( \frac{1}{8} + \frac{D}{3\pi} \cos \theta \right) \quad \cdots (2) \end{aligned}$$

[0035] [数3]



$$P_{SW} = (E_{sw(on)} + E_{sw(off)}) \cdot f_{sw} \cdot \frac{1}{2\pi} \int_0^{\pi} \sin x \, dx$$

$$= (E_{sw(on)} + E_{sw(off)}) \cdot f_{sw} \cdot \frac{1}{\pi} \quad \dots (3)$$

[0036] ここでIGBT素子の1パルス当たりのターンオンスイッチング損失 $E_{sw(on)}$ 、1パルス当たりのターンオフスイッチング損失 $E_{sw(off)}$ 、IGBT素子のスイッチング周波数(即ち当該IGBT素子が採用されるインバータのキャリア周波数) $f_{sw}$ 、出力電流の正弦波に換算した最大値 $I_{cp}$ 、IGBT素子のコレクタ・エミッタ間の飽和電圧 $V_{ce(sat)}$ 、デューティ $D$ 、出力正弦波の力率 $\cos \theta$ を導入した。

[0037] 更に、IGBT素子に通常付加されるフリーホイールダイオードの静損失 $P_D$ も考慮すると、IGBT素子全体の損失 $P_A$ は式(4)で示される。但しフリーホイールダイオードの静損失 $P_D$ は式(5)で示され、電流の最大値 $I_{cp}$ が流れた場合の順電圧降下 $V_{EC}$ を導入した。

[0038] [数4]

$$P_A = P_Q + P_D = P_{SS} + P_{SW} + P_D \quad \dots (4)$$

[0039] [数5]

$$P_D = I_{cp} \cdot V_{ec} \cdot \left( \frac{1}{8} - \frac{D}{3\pi} \cos \theta \right) \quad \dots (5)$$

[0040] ターンオンスイッチング損失 $E_{sw(on)}$ とターンオフスイッチング損失 $E_{sw(off)}$ とは同程度であり、またIGBT素子のコレクタ・エミッタ間の飽和電圧 $V_{ce(sat)}$ とフリーホイールダイオードの順電圧降下 $V_{EC}$ とは同程度であることが、経験的に解っているので、式(4)は式(6)のように表すことができる。

[0041] [数6]

$$P_A = \left( \frac{2}{\pi} \right) \cdot E_{sw(on)} \cdot f_{sw} + \left( \frac{1}{4} \right) \cdot I_{cp} \cdot V_{ce(sat)} \quad \dots (6)$$

[0042] そこで、本明細書では、改めて、式(6)の右辺第1項及び第2項をそれぞれIGBT

素子の動損失、静損失と称することにする。

[0043] (A2) 負荷の定格電力とIGBT素子の耐圧.

ところで、インバータが電流を供給すべき負荷の仕事量は、その定格電力に比例する。換言すれば、定格電力が等しい二つの負荷からは、同程度の仕事量を得ることができる。例えば定格電圧200Vモータも、定格電圧400Vのモータも、定格電力が2kWという点で等しければ、定格の範囲内である限り、トルクと回転数との積を同程度にすることができる。つまり、要求される仕事量に対しては、当該仕事量を実現するための負荷の定格電圧については選択に自由度があることになる。

[0044] ここで、式(6)の右辺第1項で表されるIGBTの動損失については、負荷の定格電圧に依存しない。一方、同第2項で表されるIGBTの静損失については、負荷の定格電圧に依存する。より具体的には、負荷に対して同じ仕事量が要求されるのであれば、電流値 $I_{CP}$ は負荷の定格電圧に反比例し、よって静損失も負荷の定格電圧に反比例する。

[0045] 但し、このように負荷の定格電力が同じでも定格電圧が異なれば、当該負荷に電流を供給する電流供給回路の出力段、例えば多相インバータ回路の耐圧は異なる。上述の例で言えば、定格電圧200V(定格電力2kW)のモータを用いる場合には、インバータに採用されるIGBT素子は、その耐圧が600Vのものが採用される。よって定格電圧400V(定格電力2kW)のモータを用いる場合には、インバータに採用されるIGBT素子は、その耐圧が1200Vのものが採用されることになる。

[0046] (A3) 静損失の改善.

上述のように、IGBT素子の静損失は負荷の定格電圧に反比例するので、負荷の定格電圧を $k$ 倍にした場合に採用されるIGBT素子(以下「高耐圧素子」とも称す)のコレクタ・エミッタ間の飽和電圧 $V_{ce(sat)}$ が $k$ 倍未満であれば、IGBT素子の静損失は改善されることになる。そして高耐圧素子の動損失が、負荷の定格電圧が通常の場合に採用されるIGBT素子(以下「低耐圧素子」とも称す)のそれと等しいか小さい場合には、IGBT素子の全体の損失 $PA$ も改善されることになる。

[0047] もちろん、高耐圧素子の動損失が低耐圧素子のそれより大きくても、その増加分が静損失の減少分で補償されれば、全体の損失 $PA$ も改善される。この静損失と動損失

とのトータルとしての損失低減については後述し、本節では高耐圧素子の動損失が低耐圧素子のそれと等しく設定される場合について主として説明する。

- [0048] 図1は耐圧が600V、1200Vである種々のIGBT素子のターンオン損失 $E_{sw(on)}$ と、コレクタ・エミッタ間の飽和電圧 $V_{ce(sat)}$ の関係を示すグラフである。低耐圧素子のグラフL3, L4, L5はそれぞれ図13に示されたグラフと対応している。但しここでは電流値 $I_{cp}$ の影響を盛り込むため、実効値20A(即ち $I_{cp}=28.2(A)$ )の電流を流した場合のパルス一つ当たりのターンオン損失 $E_{sw(on)}$ を示している。
- [0049] グラフH3, H5はそれぞれ第3世代、第5世代に属する高耐圧素子のグラフであり、耐圧が1200Vのものである。このグラフでは、負荷に流れる電流が低耐圧素子の半分であるとして、実効値10A(即ち $I_{cp}=14.1(A)$ )の電流を流した場合のターンオン損失 $E_{sw(on)}$ を示している。即ち、いずれのグラフも負荷の定格電力が約6.9kWである場合のパルス一つ当たりのターンオン損失 $E_{sw(on)}$ を示している。
- [0050] 第三世代で高耐圧素子と低耐圧素子とを比較すると、例えばターンオン損失 $E_{sw(on)}$ を1.12(mJ/pulse)に設定した場合には、低耐圧素子は飽和電圧 $V_{ce(sat)}$ が2.3(V)のものを入手することができる。一方、高耐圧素子は飽和電圧 $V_{ce(sat)}$ が2.9(V)のものを入手することができ、この特性値は低耐圧素子のものの2( $=1200/600$ )倍には達していない。よって動損失を等しくしつつも静損失を改善するような高耐圧素子入手し、損失が小さいインバータを構成することができる。
- [0051] 第五世代で高耐圧素子と低耐圧素子とを比較すると、例えばターンオン損失 $E_{sw(on)}$ を0.56(mJ/pulse)に設定した場合には、低耐圧素子は飽和電圧 $V_{ce(sat)}$ が1.35(V)のものを入手することができる。一方、高耐圧素子は飽和電圧 $V_{ce(sat)}$ が2.4(V)のものを入手することができ、この特性値は低耐圧素子のものの2倍には達していない。よって動損失を等しくしつつも静損失を改善するような高耐圧素子入手し、損失が小さいインバータを構成することができる。
- [0052] このように同じ世代で比較した場合には、IGBT素子の耐圧を大きくすることにより、出力する電圧を大きくすることが可能となる。よって負荷の定格電力が一定であれば、所望の仕事量を得るために出力すべき電流を小さくすることができ、IGBT素子の、ひいては当該IGBT素子を採用したインバータの損失を低減することができる。よっ

て現状で入手可能な世代のIGBT素子においてインバータの損失を低減することが可能であることはもちろん、過去の世代に属して安価となったIGBT素子を用いてもインバータの損失を改善することが可能となる。

- [0053] 具体的には、式(6)に鑑みて考えれば以下のようにして $k=2$ の場合の高耐圧素子を選定できる。インバータにおいてIGBT素子について要求される動損失 $P_{sw}$ と $\pi/2$ との積をインバータのスイッチング周波数 $f_{sw}$ で除した値をターンオン損失 $E_{sw(on)}$ として設定する。また負荷の定格電力を電源の電圧実効値の2倍の電圧値で除して、高耐圧素子を採用したインバータの出力電流の実効値の最大値(インバータの定格電流: 上述の例では10A)を求める。そしてインバータの定格電流において当該ターンオン損失とほぼ等しいターンオン損失を与える高耐圧素子を選定すればよい。

- [0054] (A4) 動損失の改善による静損失増加の補償。

式(6)の右辺第1項から理解されるように、IGBT素子の動損失はスイッチング周波数 $f_{sw}$ に比例する。よってもしも高耐圧素子としてその飽和電圧 $V_{ce(sat)}$ が低耐圧素子は飽和電圧 $V_{ce(sat)}$ の2倍以上のものを選定せざるを得なかったとしても、IGBT素子全体の損失 $P_A$ は低減することができる。スイッチング周波数 $f_{sw}$ が十分に小さければ、静損失の多少の増加を補償するからである。

- [0055] 具体的にどの程度のスイッチング周波数 $f_{sw}$ であればIGBT素子全体の損失 $P_A$ を低減できるかについては、選択された高耐圧素子が、低耐圧素子に対してターンオン損失 $E_{sw(on)}$ 及び飽和電圧 $V_{ce(sat)}$ がどの程度上昇するかに依存することになる。これを示すために、以下ではある世代のIGBT素子(低耐圧素子)に対する、IGBT素子(高耐圧素子)のターンオン損失の増分 $\Delta E_{sw}$ 及び飽和電圧の増分 $\Delta V_{ce}$ が、IGBT素子全体の損失 $P_A$ を低減できるスイッチング周波数 $f_{sw}$ にどのように影響を与えるかについて述べる。

- [0056] 式(6)から、負荷に同じ電力を供給する場合の低耐圧素子、高耐圧素子の損失 $P_L$ ,  $P_H$ は、それぞれ式(7), (8)で表される。但し簡単のために高耐圧素子を用いたインバータは、低耐圧素子を用いたインバータと比較して、 $k=2$ 倍の電圧を負荷に印加し、かつ $1/k=1/2$ の電流を供給するものとする。但し、低耐圧素子のターンオン損失 $E_{sw(on)}$ 及び飽和電圧 $V_{ce(sat)}$ をそれぞれ $E_L$ ,  $V_L$ とした。

[0057] [数7]

$$P_L = \left( \frac{2}{\pi} \right) \cdot E_L \cdot f_{sw} + \left( \frac{1}{4} \right) \cdot I_{cp} \cdot V_L \quad \dots (7)$$

[0058] [数8]

$$P_H = \left( \frac{2}{\pi} \right) \cdot (E_L + \Delta E_{sw}) \cdot f_{sw} + \left( \frac{1}{4} \right) \left( \frac{I_{cp}}{2} \right) \cdot (V_L + \Delta V_{ce}) \quad \dots (8)$$

[0059] よってPH&lt;PLとなる条件は式(9)で表される。

[0060] [数9]

$$\left( \frac{2}{\pi} \right) \cdot \Delta E_{sw} \cdot f_{sw} - \left( \frac{1}{8} \right) \cdot (V_L - \Delta V_{ce}) \cdot I_{cp} < 0$$

$$\therefore f_{sw} < \left( \frac{\pi}{16} \right) \cdot (V_L - \Delta V_{ce}) \cdot I_{cp} / \Delta E_{sw} \quad \dots (9)$$

[0061] 高耐圧素子についての両特性値のトレードオフは式(10)で近似される。例えば第三世代の高耐圧素子については式(10)の定数A, Bはそれぞれほぼ13.8, -2.39であり、第五世代の高耐圧素子については式(10)の定数A, Bはそれぞれほぼ5.62, -2.49である。

[0062] [数10]

$$V_L + \Delta V_{ce} = A \cdot (E_L + \Delta E_{sw})^{-B} \quad \dots (10)$$

[0063] 図2～図5は式(9), (10)に基づいて、高耐圧素子を採用した方が望ましい領域を示したグラフである。図2及び図3は、いずれも第三世代について示している。また図4及び図5は、いずれも第五世代について示している。但し図2ではターンオン損失 $E_L$ 及び飽和電圧 $V_L$ がそれぞれ1.30(mJ/pulse)及び2.20(V)である耐圧600VのIGBT素子Q1を選定し、図3ではターンオン損失 $E_L$ 及び飽和電圧 $V_L$ がそれぞれ1.04(mJ/pulse)及び2.34(V)である耐圧600VのIGBT素子Q2を選定した場合を例示している。また図4ではターンオン損失 $E_L$ 及び飽和電圧 $V_L$ がそれぞれ1.00(mJ/pulse)及び1.1(V)である耐圧600VのIGBT素子Q3を選定し、図5ではターン

オン損失 $E_L$ 及び飽和電圧 $V_L$ がそれぞれ0.54(mJ/pulse)及び1.40(V)である耐圧600VのIGBT素子Q4を選定した場合を例示している。

[0064] いずれの場合もインバータのスイッチング周波数 $f_{sw}$ が高いほど、ターンオン損失の増分 $\Delta E_{sw}$ が小さい範囲において高耐圧素子を選定されることが望ましい。更に言えば、スイッチング周波数 $f_{sw}$ が高いほど、定格電流におけるターンオン損失 $E_{sw(on)}$ が低い範囲において高耐圧素子を選定されることが望ましい。できればターンオン損失の増分 $\Delta E_{sw}$ が負であれば(つまり低耐圧素子のターンオン損失 $E_L$ よりも高耐圧素子のターンオン損失 $E_{sw(on)}$ が小さければ)より望ましい。

[0065] 但しスイッチング周波数 $f_{sw}$ が7kHz以下であれば、実質的には高耐圧素子のターンオン損失によらず、低耐圧素子を用いた場合よりも損失を小さくすることが可能である。理由は以下のとおりである。

[0066] 図1に示されるように、第三世代の1200VのIGBT素子Z1のターンオン損失 $E_{sw(on)}$ は2.10mJ/パルスであり、これと同世代の600VのIGBT素子Q1とのターンオン損失との差がほぼ0.8mJ/パルスである。またIGBT素子Z1及びこれと同世代の600VのIGBT素子Q2とのターンオン損失との差がほぼ1.06mJ/パルスである。そしてIGBT素子Q1について示した図2にはターンオン損失の増分 $\Delta E_{sw}$ が0.8mJ/パルス以下であり、かつスイッチング周波数 $f_{sw}$ が7kHzであれば、耐圧1200VのIGBT素子の方が損失が小さいことが示されている。またIGBT素子Q2について示した図3にはターンオン損失の増分 $\Delta E_{sw}$ が1.10mJ/パルス以下であり、かつスイッチング周波数 $f_{sw}$ が7kHzであれば、耐圧1200VのIGBT素子の方が損失が小さいことが示されている。

[0067] 第五世代についても同様に、1200VのIGBT素子Z2のターンオン損失 $E_{sw(on)}$ は1.10mJ/パルスであり、これと同世代の600VのIGBT素子Q3とのターンオン損失との差がほぼ0.1mJ/パルスである。またIGBT素子Z2及びこれと同世代の600VのIGBT素子Q4とのターンオン損失との差がほぼ0.56(mJ/pulse)である。そしてIGBT素子Q3について示した図4にはターンオン損失の増分 $\Delta E_{sw}$ がほぼ0.2mJ/パルス以下であり、かつスイッチング周波数 $f_{sw}$ が7kHzであれば、耐圧1200VのIGBT素子の方が損失が小さいことが示されている。またIGBT素子Q4について示した

図5にはターンオン損失の増分  $\Delta E_{sw}$  が0.80mJ／パルス以下であり、かつスイッチング周波数  $f_{sw}$  が7kHzであれば、耐圧1200VのIGBT素子の方が損失が小さいことが示されている。

[0068] 一般に冷媒を圧縮するために用いられるモータは、回転数やトルクの変更に対して迅速な応答が求められはせず、また当該モータを含む冷媒圧縮機は覆われて用いられることが多いために騒音の問題も顕著ではない。よってインバータを安価に実現できる低いスイッチング周波数  $f_{sw}$  が採用される。例えば騒音対策が必要な用途に用いられるモータではそのスイッチング周波数は10kHz程度以上に選定される。一方、エアコン室外機は屋外に設置されかつ防音対策され、冷蔵庫では圧縮機がコイルで支持されるので、3kHz程度に設定される。従って、上記のように高耐圧素子を採用することは、冷媒圧縮機に採用されるモータに電流を供給するインバータにおいて特に有効である。

[0069] B:本発明の実施の形態の説明。

以下、本発明の実施の形態を空調機の圧縮機のモータに電流を供給するインバータを例に採って説明する。

[0070] (B-1)インバータの損失低減。

図6は本発明にかかる電流供給回路の設計方法を例示するフローチャートである。電流供給回路の設計に先立ち、予め圧縮機に要求される能力に基づいてモータの定格電力  $G$  が設定されている。また、当該モータや、これに電流を供給するインバータを含む空調機を駆動するために採用される、交流電源の実効値電圧  $F$  も既知である。

[0071] まずステップS21において、モータの定格電力  $G$  及び交流電源の実効値電圧  $F$  に基づいて、インバータから供給される電流の実効値の最大値(インバータの定格電流)  $I_m$  を求める。具体的には式(11)によって決定される。

[0072] [数11]

$$I_m = G / F / k / \sqrt{3} \quad \dots (11)$$

[0073] ここで定数  $k$  はIGBT素子において選択可能な異なる耐圧の比であり、(A3)で用

いられた $k$ と一致させることが望ましい。例えば600V、1200VのIGBT素子が選択可能であれば、 $k=2$ である。

[0074] 処理はステップS22に進み、インバータによるモータの制御での追従性等に基づいてスイッチング周波数 $f_{sw}$ が設定される。このステップは後述するように、実行されるたびにスイッチング周波数 $f_{sw}$ を下げる。

[0075] 処理はステップS23に進み、スイッチング周波数 $f_{sw}$ が所定の最低値 $f_{sw0}$ 以上であるか否かが判断される。最低値 $f_{sw0}$ は上記追従性が望ましい範囲に収まるように選定される。

[0076] まずステップS23において肯定的判断がなされた場合について説明する。この場合には処理がステップS24に進み、低耐圧素子の損失 $PL$ よりも高耐圧素子の損失 $PH$ の方が小さいか否かが判断される。ステップS24では詳細は省略されているが、種々の低耐圧素子と種々の高耐圧素子との組み合わせでそれぞれの損失 $PL$ 、 $PH$ の大小が判断される。

[0077] ステップS24において肯定的な判断がなされれば、ステップS25に処理が進み、インバータを高耐圧素子で設計する。

[0078] ステップS24において否定的な判断がなされれば、ステップS22に処理が戻る。上記「A:本発明の基本的な考え方。」における説明から理解されるように、スイッチング周波数 $f_{sw}$ が低い方が、高耐圧素子を用いた設計の可能性が高い(例えば図2、図3を参照)。従ってステップS22は実行されるたびに、設定するスイッチング周波数 $f_{sw}$ を下げる。その後再度ステップS23による判断が実行される。

[0079] ステップS23において否定的判断がなされた場合には、ステップS26へと処理が進み、インバータを低耐圧素子で設計する。

[0080] 以上のようにして、モータの定格電力 $G$ 及び交流電源の実効値電圧 $F$ に基づいて、インバータに採用するIGBT素子を適切に選択し、以てインバータの損失を低減することができる。

[0081] 高耐圧素子を用いてインバータを設計する場合に採用すべき高耐圧素子が流しうる電流は、低耐圧素子を用いてインバータを設計する場合に採用すべき高耐圧素子が流しうる電流よりも小さくなる。上述の例で言えば高耐圧素子が流しうる電流は低



耐圧素子が流しうる電流の半分となる。よってIGBT素子のチップ面積は狭くて済み、低コスト化に繋がるという利点もある。

[0082] もちろん、高耐圧素子でインバータを設計する場合(ステップS25)のモータの定格電圧は、低耐圧素子でインバータを設計する場合(ステップS26)のモータの定格電圧のk倍であり、上述の例(高耐圧素子の耐圧が1200V、低耐圧素子の耐圧が600Vの場合)には2倍となる。

[0083] 図7は、上記のように設計されたインバータを用いた電流供給技術を例示する回路図である。単相200V電源の交流電源1から実効値200Vの交流電圧が印加されたダイオードブリッジ(倍電圧用のコンデンサを含む)22は倍電圧整流を行って、平滑回路32を介してインバータ42へ直流電圧Vdcを与える。インバータ42、各相毎に耐圧1200VのIGBT素子の2つの直列接続を有し、当該直列接続の接続点から各相毎の交流電流を三相モータM2へと出力する。

[0084] 図7ではダイオードブリッジ22が倍電圧整流を行うためにコンデンサを有していることから、これよりも交流電源1側にリアクタ5を配置してチョークインプット型の整流を実現している。従って平滑回路32は平滑回路31とは異なり、リアクタを含んでいない。

[0085] 実験によれば、ある定格電力のモータが、その定格近傍で3790Wの機械的出力が得られた場合、インバータ41よりもインバータ42の方が28.5Wの損失低減が見られた。またある定格電力のモータが、その定格近傍で2770Wの機械的出力が得られた場合、インバータ41よりもインバータ42の方が18.5Wの損失低減が見られた。

[0086] 本発明は単相交流電源を採用する場合に適用される以外にも、三相交流電源を採用する場合にも適用可能である。図8は三相倍電圧回路の構成を例示する回路図である。図7に例示した回路と比較して、単相交流電源1及びを三相交流電源13に置換し、ダイオードブリッジ22をダイオードブリッジ23に置換した構成となっている。ダイオードブリッジ23も倍電圧整流を行うものであり、そのためにコンデンサを三個有している。かかる場合にも、平滑回路32を介してインバータ42に対して倍電圧整流された直流電圧が与えられる。よって本発明を適用し、高耐圧素子を採用したインバータ42を構成することにより、既述の効果を得ることができる。

[0087] なお、ダイオードブリッジ22が倍電圧整流を行うことにより、全波整流を行うダイオ

ードブリッジ21よりも損失を低減することができる。これはダイオードブリッジ21では交流電源1から流れる電流が常に二つのダイオードを流れるのに対し、ダイオードブリッジ22では倍電圧整流を行うためのコンデンサを有しており、よって交流電源1から流れる電流の経路においてダイオードは1つしか存在しないからである。従ってダイオードで生じる損失についてみれば、ダイオードブリッジ22ではダイオードブリッジ21の半分しか損失が発生しないことになる。

[0088] 上述の実験例に則して言えば、ある定格電力のモータが、その定格近傍で3790Wの機械的出力が得られた場合、ダイオードブリッジ21よりもダイオードブリッジ22の方が25.7Wの損失低減が見られた。またある定格電力のモータが、その定格近傍で2770Wの機械的出力が得られた場合、ダイオードブリッジ21よりもダイオードブリッジ22の方が19.7Wの損失低減が見られた。

[0089] このダイオードブリッジにおける損失について更に詳細に説明する。ダイオード1つ当たりにおける電力損失 $P_d$ は、その順電圧降下 $V_f$ と、ダイオードブリッジからインバータへと出力される直流電流 $I_{dc}$ との積で見積もることができる。式(11)を考慮すれば、電力損失 $P_d$ は式(12)で計算される。

[0090] [数12]

$$\begin{aligned} P_d &= V_f \cdot I_{dc} \\ &= V_f \cdot \frac{\sqrt{3}}{\sqrt{2}} \cdot I_m \\ &= G / (F \cdot k \cdot \sqrt{2}) \quad \dots (12) \end{aligned}$$

[0091] 全波整流を行うダイオードブリッジ21では、上述のように、交流電源1から流れる電流が常に二つのダイオードを流れるため、その電力損失は $2P_d$ として計算される。一方、倍電圧整流を行うダイオードブリッジ22では、上述のように、交流電源1から流れる電流の経路においてダイオードは1つしか存在しない。よって電力損失は $P_d$ として計算される。

[0092] 従って、ダイオードブリッジでの損失を考慮してIGBT素子として低耐圧素子を採用するか、高耐圧素子を採用するかを選択は、式(7)、(8)の損失 $P_L$ 、 $P_H$ を用いて説明すれば、 $P_L + 2P_d$ と $P_H + P_d$ とのいずれが大きいかに基づくことになる。換言すれ

ば、式(13)が成立すれば高耐圧素子を、成立しなければ低耐圧素子を、それぞれ選択すれば、ダイオードブリッジとインバータのそれぞれの損失の和を小さく設計することができる。

[0093] [数13]

$$P_L > P_H - P_d \quad \cdots (13)$$

[0094] 図10は上記の判断を明確にしたフローチャートであり、図6に対応している。図10のフローチャートは図6のフローチャートのステップS24をステップS24Dに置換した構成を有しており、ステップS24Dでは式(13)に基づいた判断が行われている。

[0095] 図11はダイオードブリッジとインバータの損失の和に鑑みて、高耐圧素子を採用した方が望ましい領域を示したグラフである。ここでは図3について説明した、ターンオン損失 $E_L$ 及び飽和電圧 $V_L$ がそれぞれ1.04(mJ/pulse)及び2.34(V)である耐圧600VのIGBT素子を選定した場合を例示している。また順電圧降下 $V_{fl}$ は1.5Vとして計算した。

[0096] 曲線102よりも原点側に近い領域において、高耐圧素子を採用した方が低耐圧素子を採用するよりも、ダイオードブリッジとインバータの損失を小さくすることができる。

[0097] なお、比較のため、図3に示されたグラフを曲線101として再掲した。曲線101は曲線102よりも原点側に近い。つまり、ダイオードブリッジにおける損失を考慮すると、高耐圧素子を採用した方が低耐圧素子を採用するよりも損失を小さくできる領域は広がることになる。

[0098] なお、ダイオードブリッジの損失を考慮すると、式(9)は式(14)のように修正される。

[0099] [数14]

$$f_{sw} < [P_d + \frac{1}{8}(V_L - \Delta V_{ce}) \cdot I_{cp}] / \left[ \left( \frac{2}{\pi} \right) \cdot \Delta E_{sw} \right] \quad \cdots (14)$$

[0100] ここまでの説明ではインバータのスイッチング素子としてIGBT素子を例に採って説明したが、他のスイッチング素子を採用しても同様に本発明を適用することができる。

[0101] また、交流電源1から得られる電圧は必ずしも実効値が200Vの場合には限られな

い。例えば実効値が200V〜240Vの電源(本件において200V系電源と称す)に対して本発明を適用することができる。

[0102] (B-2)ダイオードブリッジとインバータとのモジュール化.

上述のように、インバータに高耐圧素子を用いる場合、流しうる電流値は小さくて済むという利点がある。しかしながら、低耐圧素子を用いたインバータよりも、高耐圧素子を用いたインバータの方が、入力電圧は高くなる。よってダイオードブリッジとインバータとの間の配線はその周囲から高い耐圧を以て絶縁されることが要求される。

[0103] かかる観点から、ダイオードブリッジとインバータとはモジュールとして一体化されることが望ましい。図9は特許文献2で示されたモジュールの構造を示す断面図である。電動機制御モジュール50内の電気部品は、上下にほぼ平行に配置されたプリント基板62およびアルミ基板61に装着されている。プリント基板62およびアルミ基板61の配線は、樹脂モールドされた電路板63によって接続される。電動機制御モジュール50のうちダイオードやパワートランジスタなどのパワー部品71(十数ワット以上の電力を取り扱うもの)は、全てアルミ基板61にベアチップ実装されている。他方、マイクロプロセッサ、ROM、各種インターフェイスなどを含むワンチップマイコンで構成されるモジュール内CPUは、他の電気部品による発熱やノイズから遮断すべきものであるため、発熱量の大きなものが装着されないプリント基板62に装着されている。また、発熱のない(または少ない)制御部品も、プリント基板62に装着されている。モールド材81は、パワー部品71やボンディングワイヤ73、その他のアルミ基板61上の部品を覆う。更にプリント基板62上の部品についてもモールド材81で覆っている。ダイオードブリッジとインバータとがモジュール化されることは、高耐圧素子において特に効果的であることは上述の通りである。

[0104] この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。

## 請求の範囲

- [1] 交流200V系電源(1)に接続される倍電圧整流回路(22)と、  
各相毎に耐圧1200Vのスイッチング素子の2つの直列接続を有し、当該直列接続の接続点から各相毎の交流電流を出力する多相インバータ回路(42)と  
を備える電流供給回路。
- [2] 前記スイッチング素子はIGBT素子である、請求項1記載の電流供給回路。
- [3] 前記倍電圧整流回路と前記多相インバータ回路とはモジュール化される、請求項2記載の電流供給回路。
- [4] 請求項2又は請求項3記載の電流供給回路と、  
前記多相インバータ回路から電流が供給される多相400V用モータ(M2)と  
を備える、多相駆動回路。
- [5] 所定の実効値電圧の交流電圧を入力して、多相の交流電流を所定の定格電力の多相負荷(M2)に出力する電流供給回路(22, 32, 42)を設計する方法であって、  
前記電流供給回路は、各相毎にスイッチング素子の2つの直列接続を有し、当該直列接続の接続点から各相毎の前記交流電流を出力する多相インバータ回路(42)を備え、  
(a) 前記多相負荷の前記定格電力を前記実効値電圧の2倍の電圧値で除して得られる電流値を前記多相インバータ回路の定格電流値として設定するステップ(S21)と、  
(b) 前記交流電圧を全波整流して得られる直流電圧が前記多相インバータ回路に入力する場合に前記スイッチング素子に要求される第1の耐圧の2倍の第2の耐圧を有する前記スイッチング素子を、前記定格電流値に基づいて選定するステップ(S25)と  
を備える、電流供給回路設計方法。
- [6] 前記所定の実効値電圧の交流電圧は単相であり、  
前記電流供給回路は、前記所定の実効値電圧の交流電圧を倍電圧整流して前記多相インバータ回路(42)に出力する倍電圧整流回路(22)を更に備える、請求項5記載の電流供給回路設計方法。

- [7] 前記ステップ(b)において、前記インバータのスイッチング周波数( $f_{sw}$ )が高いほど、前記定格電流値におけるターンオン損失( $E_{sw(on)}$ )が低い範囲において前記スイッチング素子が選定される、請求項5に記載の電流供給回路設計方法。
- [8] 前記ステップ(b)は、  
(b-1)前記スイッチング素子について要求される動損失( $P_{sw}$ )と前記インバータのスイッチング周波数( $f_{sw}$ )とに基づいてターンオン損失( $E_{sw(on)} = E_{sw} / 2$ )を設定するステップと、  
(b-2)前記第2の耐圧を有し、前記定格電流値において前記ステップ(b-1)で設定された前記ターンオン損失とほぼ等しいターンオン損失を与える前記スイッチング素子を選定するステップと  
を有する、請求項7記載の電流供給回路設計方法。
- [9] 前記ステップ(b)において、前記インバータのスイッチング周波数( $f_{sw}$ )が高いほど、前記定格電流値におけるターンオン損失( $E_{sw(on)}$ )が低い範囲において前記スイッチング素子が選定される、請求項6に記載の電流供給回路設計方法。
- [10] 前記ステップ(b)は、  
(b-1)前記スイッチング素子について要求される動損失( $P_{sw}$ )と前記インバータのスイッチング周波数( $f_{sw}$ )とに基づいてターンオン損失( $E_{sw(on)} = E_{sw} / 2$ )を設定するステップと、  
(b-2)前記第2の耐圧を有し、前記定格電流値において前記ステップ(b-1)で設定された前記ターンオン損失とほぼ等しいターンオン損失を与える前記スイッチング素子を選定するステップと  
を有する、請求項9記載の電流供給回路設計方法。
- [11] 前記スイッチング素子はIGBT素子であって、  
前記ステップ(b)において、  
前記第1の耐圧を有する前記IGBT素子の定格電流値におけるターンオン損失( $E_L$ )に対する、前記第2の耐圧を有する前記IGBT素子の定格電流値におけるターンオン損失の増分( $\Delta E_{sw}$ )を除数とし、  
前記第1の耐圧を有する前記IGBT素子の飽和電圧( $V_L$ )から当該飽和電圧に対

する前記第2の耐圧を有する前記IGBT素子の飽和電圧の増分 ( $\Delta V_{ce}$ ) を引いた値 ( $V_L - \Delta V_{ce}$ ) と、前記インバータの出力電流を正弦波に換算した最大値 ( $I_{cp}$ ) と、 ( $\pi / 16$ ) との積を被除数とし、

前記被除数を前記除数で除して得られる結果よりも、前記インバータのスイッチング周波数 ( $f_{sw}$ ) が低い領域において、前記第2の耐圧を有する前記IGBT素子が選定される、請求項5記載の電流供給回路設計方法。

- [12] 前記スイッチング素子はIGBT素子であって、  
前記ステップ(b)において、

前記第1の耐圧を有する前記IGBT素子の定格電流値におけるターンオン損失 ( $E_L$ ) に対する、前記第2の耐圧を有する前記IGBT素子の定格電流値におけるターンオン損失の増分 ( $\Delta E_{sw}$ ) の ( $2 / \pi$ ) 倍を除数とし、

前記第1の耐圧を有する前記IGBT素子の飽和電圧 ( $V_L$ ) から当該飽和電圧に対する前記第2の耐圧を有する前記IGBT素子の飽和電圧の増分 ( $\Delta V_{ce}$ ) を引いた値 ( $V_L - \Delta V_{ce}$ ) と、前記インバータの出力電流を正弦波に換算した最大値 ( $I_{cp}$ ) と、 ( $1 / 8$ ) との三者の積に対して、前記倍電圧整流回路(22)が有するダイオード一つ分の損失 ( $P_d$ ) を加えた値 ( $P_d + (V_L - \Delta V_{ce}) \cdot I_{cp} / 8$ ) を被除数とし、


前記被除数を前記除数で除して得られる結果よりも、前記インバータのスイッチング周波数 ( $f_{sw}$ ) が低い領域において、前記第2の耐圧を有する前記IGBT素子が選定される、請求項6記載の電流供給回路設計方法。

- [13] 前記インバータのスイッチング周波数 ( $f_{sw}$ ) が7kHz以下に設定される、請求項11記載の電流供給回路設計方法。


- [14] 前記所定の実効値電圧は200Vであり、前記第1の耐圧は600Vである、請求項5に記載の電流供給回路設計方法。

- [15] 前記スイッチング素子はIGBT素子である、請求項5乃至請求項14のいずれか一つに記載の電流供給回路設計方法。

[図1]




[図2]







[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]



[図12]



[図13]



# INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2004/018732

## A. CLASSIFICATION OF SUBJECT MATTER

Int.Cl<sup>7</sup> H02M7/48

According to International Patent Classification (IPC) or to both national classification and IPC

## B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

Int.Cl<sup>7</sup> H02M7/48

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Jitsuyo Shinan Koho	1922-1996	Toroku Jitsuyo Shinan Koho	1994-2005
Kokai Jitsuyo Shinan Koho	1971-2005	Jitsuyo Shinan Toroku Koho	1996-2005

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

## C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2000-32773 A (Matsushita Electric Industrial Co., Ltd.), 28 January, 2000 (28.01.00), (Family: none)	1-15
Y	JP 10-150776 A (Matsushita Electric Industrial Co., Ltd.), 02 June, 1998 (02.06.98), (Family: none)	1-15
Y	JP 9-180895 A (Origin Electric Co., Ltd.), 11 July, 1997 (11.07.97), (Family: none)	1-15

☐ Further documents are listed in the continuation of Box C.

☐ See patent family annex.

\* Special categories of cited documents:

"A" document defining the general state of the art which is not considered to be of particular relevance  
 "E" earlier application or patent but published on or after the international filing date  
 "L" document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  
 "O" document referring to an oral disclosure, use, exhibition or other means  
 "P" document published prior to the international filing date but later than the priority date claimed

"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention  
 "X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone  
 "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art  
 "&" document member of the same patent family

Date of the actual completion of the international search  
28 February, 2005 (28.02.05)

Date of mailing of the international search report  
26 April, 2005 (26.04.05)

Name and mailing address of the ISA/  
Japanese Patent Office

Authorized officer

Facsimile No.

Telephone No.

## A. 発明の属する分野の分類 (国際特許分類 (IPC))

Int. Cl<sup>7</sup> H02M 7/48

## B. 調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

Int. Cl<sup>7</sup> H02M 7/48

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 1922-1996年  
 日本国公開実用新案公報 1971-2005年  
 日本国登録実用新案公報 1994-2005年  
 日本国実用新案登録公報 1996-2005年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

## C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
Y	JP 2000-32773 A (松下電器産業株式会社) 28.01.2000 (ファミリーなし)	1-15
Y	JP 10-150776 A (松下電器産業株式会社) 02.06.1998 (ファミリーなし)	1-15
Y	JP 9-180895 A (オリジン電気株式会社) 11.07.1997 (ファミリーなし)	1-15

☐ C欄の続きにも文献が列挙されている。☐ パテントファミリーに関する別紙を参照。

## \* 引用文献のカテゴリー

「A」特に関連のある文献ではなく、一般的技術水準を示すもの  
 「E」国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの  
 「L」優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献 (理由を付す)  
 「O」口頭による開示、使用、展示等に言及する文献  
 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

「T」国際出願日又は優先日後に公表された文献であって出願と矛盾するものではなく、発明の原理又は理論の理解のために引用するもの  
 「X」特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの  
 「Y」特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの  
 「&」同一パテントファミリー文献

国際調査を完了した日

28.02.2005

国際調査報告の発送日

26.04.2005

国際調査機関の名称及びあて先

日本国特許庁 (ISA/JP)  
 郵便番号100-8915  
 東京都千代田区霞が関三丁目4番3号

特許庁審査官 (権限のある職員)  
 川端 修

3V 8718

電話番号 03-3581-1101 内線 3356